◎周康玉

三星於6月底宣布正式量產3奈米，且7月25日又舉辦出貨儀式，甚至有外媒以「Samsung beats TSMC with the the world’s first 3nm chips（三星3奈米擊敗了台積電）」為題進行報導，震撼業界！然而最受外界質疑和關注的採用客戶，至今還是神秘低調，即便外傳有挖礦客戶，甚至有傳出高通可能採用，但是生產規模和良率始終讓人霧裡看花。

從「 宣布量產」這個動作來看，三星量產3 奈米的時間，就是比台積電足足早了三個月，然根據《新新聞》訪問多位資深半導體業內人士、產業分析師， 大致可從良率、採用客戶、技術定義（ 大多以電晶體密度為主）可剖析三星是否真的贏了台積電？

玩真玩假？良率是關鍵

「 良率是客戶決定要不要跟你玩下去的關鍵！」資深半導體業內人士分析， 因為晶圓代工先後承接多種訂單、複雜性高，產線將衍生很多需要經驗累積才能解決的問題；例如不同客戶及產品交叉在產線上運作時，會產生不同的副產品（by-product ），事後須徹底清除這些副產品，否則下一批製程將出問題、進而影響良率。只有多次操作產線後，找出相關性，才有助於下次如何選擇交叉運作的順序，才能產生較少副產品、提高效率。

由於多數晶圓代工與IC 設計的合約模式都是客戶買晶圓（wafer buy ），良率一旦降低，可用晶粒（die ）單位成本勢必相對升高，為站穩市場，晶圓代工廠一定要把良率拉高，才能訂出市場接受的價格，因此良率成為能否達成銷量的關鍵因素。

如何改善良率，除了經驗，有無客戶採用更是關鍵，兩者互為因果。若能爭取到最多客戶採用，等於是願意陪晶圓代工廠練兵的數量也多，進而可以產生出更多的參數和數據，做為改善良率的參考。

以三星而言，目前傳出3 奈米製程的客戶名單主要有三，包括：上海磐矽半導體（PanSemi ），行動處理器大廠高通（Qualcomm ），以及Google 下一代旗艦機Pixel 8 第三代Tensor 處理器。但亦有專家不認同此說，認為Pixel 8 將沿用三星4 奈米製程，因此Google 是否也採用3 奈米製程，目前尚具爭議。

針對前兩者客戶傳聞，資深半導體設備高階主管表示，最有可能採用3 奈米製程的客戶是挖礦機廠商，一方面因為訂單量小，二來是因挖礦晶片的晶片規格較單純，要求僅是運算快速，不同於手機需要的系統單晶片（SoC ），此與三星在發布新聞稿時提及「 一開始將提供高效能運算應用（HPC ）」吻合；另外，3 奈米晶片並未在最新晶片設備的平澤市（Pyeongtaek ）晶圓代工廠生產，而是由專門研發製程技術的華城（Hwaseong ）園區生產，這也讓圈內人士認為，三星現階段的3 奈米生產規模可能不大。

高通的投片又是另一種邏輯。由於三星手機長期採購高通晶片，高通無論如何也都會在三星投片，換言之，雙方近年往來已經形成非常獨特的「 互惠」模式，業內人士直言，採用三星3 奈米應為高通綁樁，互相借力使力、善加宣傳的手法之一，至於實際投片量究竟有多少，就不一定了。 資深半導體設備高階主管直言，「對外宣稱能做到某製程的技術，與該技術是否成熟，是兩回事。」以現今28奈米以上為主要營收占比的聯電而言，亦曾於2017年3月宣布量產14奈米鰭式場效電晶體(FinFET)製程，當時客户就是只有一個：中國的比特幣礦機大廠嘉楠耘智。孰料，聯電又在同年做出撼動市場的決定：放棄追逐14奈米以下先進製程，並且此後更沒有看見14奈米在聯電財報中營收占比的蹤影。

另一資深半導體技術高層表示，對挖礦而言，只需要2 至3 個電晶體（transistor ），因為挖礦機一定是插著電，不需要考慮省電和移動性等問題， 電晶體只要瞄準「 夠快」這個功能設計即可；手機晶片需求則大不相同，除了考慮快速，省電、晶粒面積大小等需求都得做到極致，使得手機的系統單晶片（SoC ）設計難度最高。

SoC 是一個將多個功能的積體電路集成在同一塊晶片上的IC，如高通驍龍888 晶片，使用三星5 奈米EUV 製程製造，每一平方公釐晶體數提升到1.713 億個；蘋果iPhone 12 的A14 Bionic 處理器採用台積電5 奈米製程，電晶體數量更高達118 億個，甚至比電腦使用的x86 處理器還多，運算性能強大可見一斑。

再者，台積電N3B製程量產後，蘋果新一代的MacBook 預料將採用此製程， 從過去蘋果MacBook每季銷售量動輒500萬到600 萬台可估算出，台積電的晶圓產量每月必須達到上萬片規模才能滿足；而採用三星的客戶上海磐矽半導體，每季銷售量目前在市場上相對還不透明，且其生產規模一般認為確實不能和筆電相比。
技術不僅僅是定義　還要被市場檢驗

台積電業務開發資深副總經理張曉強日前於台積電技術論壇會後，對媒體毫無避諱地說：「 三星的3 奈米其實是我們的4（ 奈米），幾奈米數字不是很重要，關鍵是Technology PPA 如何！」所謂的PPA，指的是半導體業界普遍採納的表現指標，即：性能（performance）、功耗（power）與面積（area）。

筆者認為，或許台積電高層此話的底氣在於，台積電在PPA 的各項表現，均足以被市場充分檢驗。事實上，製造晶片就是為了銷售到市場，每個節點的性能表現，還是應以該製程生產的晶片銷售到市場上後才能被實際驗證，這也有待終端真正導入、並銷售到市面上後， 才能由第三方評測看出端倪。

這也是為何台積電總裁魏哲家日前在技術論壇中強調：「3 奈米不只好看，還要實用！」與其說這番話聽來或有幾分戲謔與暗諷對手意味，但亦算是半導體製程商轉過程中的硬道理。

進一步從製程節點參數中最具代表性的電晶體密度（ transistor density） 來看，根據Digitimes Research 指出，在3 奈米製程節點上，三星的電晶體密度為1.7 億個，台積電的電晶體密度則足足多了1.7 倍、達到2.9 億個， 而英特爾高達5.2 億個電晶體密度，然而，根據目前英特爾最新規劃，Intel 3 （5 奈米）預計明（2023）下半年才投產。

再從先進製程最需要的極紫外光曝光機（EUV ）的使用量來看，根據業界統計，全世界有65%的EUV光罩層數（layer ）都是台積電所使用，三星用量不到20%，兩者的EUV 使用量比例大約為三比一；再加上三星的EUV 將優先供應DRAM，剩下才給邏輯晶片，粗估月產能恐怕連1 萬片都不到。

總結以上論述，僅有「 宣佈量產」的動作，確實不能代表廠商成功站穩了某個技術節點，更重要的是口號背後的良率、採用客戶多寡、以及和客戶共同開發的緊密程度、生產規模等種種條件， 若加總起來明顯勝出，才算是階段性勝利。 台積電3奈米首發客戶是蘋果

既然客戶才是關鍵，那麼魏哲家於8 月技術論壇中宣示的3 奈米預定於下半年量產，首先導入客戶又是誰？根據供應鏈消息，此量產版本為「N3B 」製程， 目前尚未tape out（ 下線），估計9 月下旬到10 月初之間，將隨時有可能開始大量投片生產，burn in（ 預燒）在即，預期未來採用裝置會是蘋果最新一代的MacBook 及iPad，即蘋果自研晶片「M2X 」。

Burn in 一般來說是後段測試的過程之一，但在晶圓廠前段製程中，Burn in 意義比較接近風險試產，例如，當N3B 製程的各種方案（BKM ）已經嘗試的差不多了，就可以陸續增加Burn in 的晶圓片數。

今年下半年量產的N3B 製程，根據供應鏈消息，N3B 是原始N3 的間距放鬆版（pitch-relaxed version ），相對後續要陸續推出的N3E、N3P，N3B 是最接近原始版本，但良率更佳；對照近期外媒報導，指出蘋果9 月份將開始量產研發代號Rhodes 的M2X 架構核心，將用於新一代MacBook Pro 和Mac Studio 等產品，兩者時間接近，預料就是採用N3B 製程。

除了蘋果新一代的MacBook 採用台積電3 奈米，英特爾也將是台積電3 奈米的大客戶。儘管近期傳出雜音，恐因產品設計與製程驗證問題遞延，使原訂量產時程延至2023 年底，對此，台積電也嚴正否認，表示公司產能擴充項目按照計劃進行。 閱讀完整內容